Jacobo Riesco Prieto

TÍTULO

Enxeñeiro de Telecomunicación pola Escuela Técnica Superior de Ingenieros de Telecomunicación (ETSIT) da Universidad Politécnica de Madrid, Madrid (España). Data de expedición, 20 de xuño de 1994. Cualificación, sobresaliente.

LIBROS

ASIC Design Methodology. Varios autores. Editado pola Universidad Politécnica de Madrid. (División de Ingeniería Electrónica. Escuela Técnica Superior de Ingenieros Industriales). 26 de febreiro 1996, Madrid (España). Depósito Legal: M-40322-1996.

ARTIGOS

A 2.5 Gb/s MUX/DEMUX Implementations for ATM Arquictectures. Christian Reillo, Juan C. Díaz, Jacobo Riesco, Luis Merayo, Pedro Lizcano. IEEE 1995 Global Telecomunications Conference (GLOBECOM 95). 13-17 de novembro de 1995, Singapur. ISBN 0-7803-2509-5.
Simulación de una red MTA Utilizando Verilog. Jacobo Riesco, José Luis Conesa, Christian Reillo, Juan C. Díaz, Luis Merayo. X Congreso de Diseño de Circuitos Integrados y Sistemas. (DCIS/SICD'95). 15-17 de novembro de 1995, Zaragoza (España). ISBN 84-600-9269-0. pp. 499-505.
Simulation of an ATM Network Using Verilog. Jacobo Riesco, José Luis Conesa, Christian Reillo, Juan C. Díaz, Luis Merayo. EURO-DAC'96. 16-20 de setembro de 1996, Xenebra (Suíza). ISBN 3-7785-2545-X. pp. 105-110.
ASIC Multiplexor Demultiplexor ATM. Jacobo Riesco, Juan Carlos Díaz, Carlos Santos, Eduardo Juarez. XI Congreso de Diseño de Circuitos Integrados y Sistemas. (DCIS/SICD'96). 20-22 de novembro de 1996, Sitges (España). ISBN 84-89349-83-5. pp. 213-216.
On the Way to the 2.5 Gbit/s ATM Network. ATM Multiplexer/Demultiplexer ASIC. Jacobo Riesco, Juan Carlos Díaz, Luis A. Merayo, José Luis Conesa, Carlos Santos, Eduardo Juárez. European Design and Test Conference (ED&TC'97). 17-20 de marzo de 1997. París (Francia). ISBN 0-8186-7786-4. pp. 218-222. Premio ó Mellor ASIC Industrial na conferencia.
Productivity Gains through Re-Use and Quality Improvements of HW Models. A. Allara, A. Balboni, M. Bombana, M. Mastretti, P. Plaza, J. Riesco, J. Schaaf. Second Workshop on Libraries, Component Modeling, and Quality Assurance. 23-25 de abril de 1997. Toledo (España). ISBN 84-8102-159-8. pp. 37-45.
Reusing VHDL Soft-Cores by Means of Using Appropriate Worspace Management and Navigation Tools. S. Olcoz, J.L. Avellano, A. Castellví, I. Hidalgo, C. Herrero, P. Plaza, A. Morandeau, J.C. Díaz, J. Riesco. Forum on Design Languages 1998 (FDL'98). 6-11 de setembro de 1998. Lausanne (Suiza). ISBN 2-9700180-1-2. pp. 201-207.
Design of an ARM-Based System-On-A-Chip for Pay Phones. J. C. Díaz, J. Riesco, P. Plaza. International Workshop on IP Based Synthesis and System Design (IWLAS'98). 15-16 de decembro de 1998. Grenoble (Francia). pp.101-105. Premio á Mellor Propiedade Intelectual (Best IP Prize 1998) na conferencia.
The µPP ASIC: Design, Methodologies and Tools for a Pay Phone System-on-a-Chip Based on an ARM Core and Design Reuse. J. Riesco, J. C. Díaz, P. Plaza. IEEE 1999 Custom Integrated Circuits Conference (CICC'99). 16-19 de maio de 1999. San Diego (California, E.E.U.U.). ISBN 0-7803-5443-5. pp. 635-638.
A Neural Network Approach for Generating Solar Irradiation Artificial Series. P.J. Zufiria, A. Vázquez-López, J. Riesco-Prieto, J. Aguilera, L. Hontoria. International Work-Conference on Artificial and Natural Neural Networks (IWANN'99). 2-4 de xuño de 1999. Alicante (España). En Engineering Applications of Bio-Inspired Artificial Neural Networks. Ed. Springer-Verlag, Berlin Heidelberg, 1.999, ISBN: 3-540-66068-2. pp. 874-883.
Improved Generation of Hourly Solar Irradiation Artificial Series Using Neural Networks. L. Hontoria, J. Riesco, P. Zufiria, J. Aguilera. International Conference on Engineering Applications of Neural Networks (EANN'99). 13-15 de septembro de 1999. Varsovia (Polonia). En Engineering Applications of Neural Networks. Ed. Wlodzislaw Duch, 1999. ISBN 83-7174-512-5. pp. 87-92.
The TEMA Advanced Pay Phone System Digital Board. J. Riesco, J. C. Díaz, P. Matas, P. Y. Plaza. XIV Design of Circuits and Integrated Systems Conference. (DICS'99). 16-19 de Novembro de 1999. Palma de Mallorca (España).

CURSOS E SEMINARIOS IMPARTIDOS

Simulación Funcional en Verilog. Telefónica Investigación y Desarrollo, 23-26 de setembro de 1996 (25 h). Madrid (España).

CURSOS E SEMINARIOS RECIBIDOS

VLSI Signal Processing. Departamento de Ingeniería Electrónica (DIE-UPM). Universidad Politécnica de Madrid, 20-21 de xuño de 1990 (10 h). Madrid (España).
Design For Testability Using Panther Expert. Philips ED&T, 19-20 de maio de 1992. Eindhoven (Holanda).
Getting the Most from Cell Ensemble. Advanced Thecnical Workshop. Cadence regional offices, 12 de outubro de 1994. París (Francia).
Designing with FLEX 10K and Synopsys Synergy. Dispensado por Altera. Telefónica I+D, 12 de xuño de 1996. Madrid (España).
VHDL as System Design Language. Tecnología y gestión de la Innovación (TGI), 23-24 de outubro de 1996. Madrid (España).
Introducción a ATM. Telefónica Investigación y Desarrollo, 7, 14, 18-20 de novembro de 1996 (25 h). Madrid (España).
Advanced Timing Analysis Tools for Digital Systems. Dispensado por Quad Design. Telefónica I+D, 13-14 de febreiro de 1997. Madrid (España).
Análisis y Diseño Orientado a Objetos. Dispensado por Aldebarán Sistemas. Telefónica I+D, 1-5 de decembro de 1997 (35 h). Madrid (España).
Gestión de Proyectos. Dispensado por Hans-Hofmann Reinecke Industrial Consulting. Telefónica I+D, 14-15 de abril de 1998 (20 h). Madrid (España).
Managing and Reusing VHDL Soft-Cores. REQUEST Technical Workshop. SIDSA, 22 de outubro de 1998. Tres Cantos, Madrid. (España).
Redes LAN-WAN. Tecnología y Sistemas. Telefónica I+D, 6-9 de abril de 1999 (25 h). Madrid (España).

CURSOS DE DOUTORAMENTO

Circuitos y Sistemas Electrónicos Integrados. Universidad Politécnica de Madrid. E.T.S.I. de Telecomunicación.
- Curso 1997/1998.
  - Arquitecturas Digitales Soportadas en VLSI. (6 créditos. Cualificación, sobresaliente).
  - Codiseño Hardware/Software. (6 créditos. Cualificación, matrícula de honor).
  - Síntesis de Alto Nivel para Diseño Electrónico. (6 créditos. Cualificación, matrícula de honor).
- Curso 1998/1999.
  - Diseño de Sistemas Basados en Tarjetas Inteligentes (Tarjetas Chip). (6 créditos). Cualificación, sobresaliente).
  - Procesamiento de Imágenes y Señales Biomédicas. (6 créditos. Cualificación, notable).

PATENTES E REXISTROS NA PROPIEDADE INTELECTUAL

ADAM: Algoritmo Distribuido de Acceso a un Medio compartido. Jacobo Riesco, Luis Merayo, Alenjandro Alonso, José Luis Conesa. En proceso de rexistro.

Circuito integrado para la extracción y adición de tráfico en modo de transferencia asíncrono. Jacobo Riesco, Juan Carlos Díaz, José Luis Conesa, Luis Antonio Merayo. Solicitude de patente número 9802714. Oficina Española de Patentes y Marcas.

PREMIOS

Premio ó Mellor ASIC Industrial na ED&TC'97 (European Design and Test Conference).
Premio á Mellor Propiedade Intelectual (Best IP Prize) no IWLAS'98 (International Workshop on IP-based Synthesis and System Design).

OUTROS TRABALLOS DE INVESTIGACIÓN

Optimización Global: Aplicación en el Entrenamiento de Redes Neuronales. ETSIT-UPM. Proxecto Fin de Carreira. Cualificación, matrícula de honor. Decembro de 1993.

EXPERIENCIA LABORAL

Telefónica Investigación y Desarrollo. División de Tecnoloxía Hardware. Emilio Vargas, 6. 28043 Madrid (España).
Dende 1992 ata agora.

Teño traballado nos seguintes proxectos
- Hardware (deseños de ASICs, FPGAs e pracas de circuíto impreso)
  - DEPTH. ASIC para transmisións de datos HDLC ata 2 Mbit/s sobre canles PCM. Proxecto GAME-I 052. (ESPRIT-2 5083). Septembro 1992 - Xuño 1993.
  - PIC. Desenvolvemento dun ASIC Controlador de Interrupcións de Periféricos para procesadores da familia 680x0. Xullo 1993 - Septembro 1993.
  - ICM2/CMC. Chipset para un conmutador ATM de 2,5 Gbit/s. Feito en cooperación con ST (SGS-Thomsom) Milán (Italia). Proxecto STRATOSPHERIC (RACE-2 14432). Febreiro 1994.
  - TRJM. ASIC traductor ATM-SDH. Traballa con formatos SDH STM-0, STM-1 e STM-4 (ata 622 Mbit/s). Maio 1994 - Outubro 1994.
  - AMDA. ASIC Mux/Demux ATM (622 Mbit/s a 2,5 Gbit/s). Premio ó Mellor ASIC na ED&TC'97. Proxecto GAME-II B066. (ESPRIT-3 7501). Xaneiro 1995 - Xuño 1997.
  - TB_AMDA. Praca de probas para o ASIC AMDA. Maio 1997 - Agosto 1997.
  - PRI-II. ASIC para conmutación PCM. Agosto 1997 - Decembro 1997.
  - µPP. ASIC cun microprocesador ARM interno para aplicacións de telefonía pública. Premio ó mellor deseño no IWLAS'98. Proxecto TOMI (ESPRIT-4 20724). Xaneiro 1998-Febreiro 1999.
- Software:
  - EVEREST (European Vanguard Efforts on Research and Engineering of Systems for Testing). Proxecto ESPRIT-2 2318. Desenvolvemento de ferramentas de deseño asistido por ordenador (CAD) para a proba automática de ASICs (xeración automática de patróns de proba - ATPG, inserción de full scan, etcétera.). As ferramentas foron feitas nun entorno Unix empregando a linguaxe de programación C, e cunha interface gráfica de usuario en X-windows. Septembro 1991 - Decembro 1992.
  - REQUEST (REuse and QUality EStimation Tools). Proxecto ESPRIT-4 20616. Ferramentas para a reutilización e estimación da calidade no deseño de ASICs
- Outros proxectos:
  - PRENDA. Definición de metodoloxías de deseño de ASICs. Proxecto GAME-II B029 (ESPRIT-3 7501). Xaneiro 1994 - Novembro 1995.
  - SAM. Sistema Automático de Medidas de cobertura de telfonía móvil GSM. Septembro 1997.
  - EDAA System Design Technology Roadmap. Desenvolvemento de una guía de las principales tendencias en el diseño de sistemas en Europa para los próximos cinco años (1998-2002).
Teño un profundo coñecemento das seguintes ferramentas e sistemas (que uso o teño usado no meu traballo a cotío):
- Ferramentas CAD para deseño de ASICs e placas:
  - A linguaxe de descrición Hardware Verilog e mailo simulador lóxico Verilog-XL.
  - A linguaxe de descrición Hardware VHDL e mailo simulador lóxico QuickSim.
  - Os productos de Síntese lóxica de Synopsys (Design Compiler, Design Time, HDL Compiler).
  - O analizador estático de tempos Motive.
  - Os programas de Deseño de semiconductores de Cadence (Cell Ensemble, Composer, Virtuoso).
  - O sistema de deseño de placas Concept.
- Ferramentas de Desenvolvemento de Software:
  - A linguaxe de programación C.
  - CVS Sistema de Control de Versións Concurrentes.
  - DDTS Sistema de Control de Defectos Distribuído.
  - Purify Ferramenta de detección de erros no tempo de execución.
  - XDesigner Ferramenta para o desenvolvemento de interfaces gráficas de usuario.
  - lex and yacc, awk, etc. Linguaxes de xeración de analizadores sintácticos e léxicos para compiladores.
  - Visual Basic.
- Ferramentas ofimáticas:
  - Procesadores de texto: FrameMaker, Word, Word Perfect .
  - Bases de datos: Access, dBase-III+.
  - Follas de cálculo: Excel.
  - Presentacións: Power-Point.
  - Xestión de proxectos: Microsoft Project.
- Sistemas operativos:
  - Unix (SunOS, Solaris, Interactive e Linux).
  - DOS.
  - Windows 3.1 & 3.11 (Windows para traballo en grupos).
  - Windows 95.

IDIOMAS

Español. (lingua materna).
Galego. (lingua materna).
Inglés.

Enderezo: C/ Emilio Vargas 6; 28043 Madrid (España)
Teléfono: (+34) 91 337 48 54
URL: http://www.geocities.com/Paris/6221
E-Mail: jacobo@geocities.com; jacobo@tid.es
Data de nacemento: 1 de agosto de 1966. Vigo (Pontevedra) - España.


English Curriculum	Currículum en Español

Páxina principal de Jacobo Riesco